設計無標籤比對快取之省電嵌入式系統

Abstract

快取消耗電量在整體系統電量中佔了很大的比例。在快取元件中，標籤比對是造成快取耗電的主要原因之一。因此，如何設計一個不需比對標籤且能正確存取指令的省電快取便成為重要的問題。在本篇論文中，我們針對基本區塊來做分析，進入基本區塊中執行時將循序執行指令，此時是不用比對標籤。透過分析程式追蹤檔將常用基本區塊放置到額外小快取中。透過類似BTB的硬體架構紀錄基本區塊在小快取中的起始位址。進入小快取中存取時便能不用比對標籤來達到省電的目的。再者，對於不能透過分析追蹤檔找出常用基本區塊的程式。為了也能透過不用比對標籤以達到省電效果，我們提出動態抓取常用基本區塊的方法。當程式進入迴圈中執行時，我們將迴圈中常用的基本區塊放置到小快取中且透過不用比對標籤的方式來達到省電的目的。