| 題名: | Parity函數之三層線路下限 |
| 其他題名: | A Depth 3 Circuit Lower Bound for the Parity Function |
| 作者: | 蔡錫鈞 |
| 關鍵字: | 計算複雜度 線路複雜度 布林函數複雜度 |
| 期刊名/會議名稱: | 1997 NCS會議 |
| 摘要: | 本文考慮使用AND,OR及NOT等元件來計算Parity函數, 本文證明使用三層線路來計算Parity函數時所須之最少線路數(wires)為t2*(n-1/t),其中t為輸出元件的輸入線數.同理可証四層線路之下限. |
| 日期: | 2006-11-09T04:26:50Z |
| 分類: | 1997年 NCS 全國計算機會議 |
文件中的檔案：
| 檔案 | 描述 | 大小 | 格式 | |
|---|---|---|---|---|
| ce07ncs001997000153.pdf | 243.93 kB | Adobe PDF | 檢視/開啟 |
在 DSpace 系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。