完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.author | 詹景裕 | |
| dc.contributor.author | 羅天一 | |
| dc.date.accessioned | 2009-06-02T08:40:51Z | |
| dc.date.accessioned | 2020-07-05T06:31:37Z | - |
| dc.date.available | 2009-06-02T08:40:51Z | |
| dc.date.available | 2020-07-05T06:31:37Z | - |
| dc.date.issued | 2006-06-13T05:54:51Z | |
| dc.date.submitted | 2003-12-19 | |
| dc.identifier.uri | http://dspace.fcu.edu.tw/handle/2376/1742 | - |
| dc.description.abstract | 本篇論文針對輸出佇列(output queues)之多播(multicast)封包交換器，基於複製(duplication)與競爭(contention)的觀念提出2種設計。設計1使用分時多工(timing division multiplexing)與管線式(pipelining)方法減少節點複雜度，其佇列所需求記憶空間為，時間與節點複雜度分別為ON與2()ON()(N) ) ON。設計2目的在限制每個輸出埠在一個時槽內可接受的封包數目為變數個，並以新增之高級集中器(hyperconcentrators)來減少設計1佇列集的封包緩衝器(buffers)數目，其封包複製方法與設計1相同，佇列所需求記憶空間為OL，時間與節點複雜度分別為(L<<)N(N()NOL與OL。 (N) 在VLSI實作方面，我們使用硬體描述語言(VHDL)來完成晶片設計。實作模擬受限於FPGA元件APEX 20K400EBC – 1X大小，設計1實作16埠之多播封包交換器，晶片工作頻率為50 MHz，每個埠可達到95 Mbps封包傳輸率。設計2則尚無實作。 | |
| dc.description.sponsorship | 逢甲大學,台中市 | |
| dc.format.extent | 8P. | |
| dc.format.extent | 235902 bytes | |
| dc.format.mimetype | application/pdf | |
| dc.language.iso | zh_TW | |
| dc.relation.ispartofseries | 中華民國92年全國計算機會議 | |
| dc.subject | 多播 | |
| dc.subject | 高級集中器 | |
| dc.subject | 封包交換器 | |
| dc.subject | 輸出佇列 | |
| dc.subject | FPGA | |
| dc.subject | VLSI | |
| dc.subject | VHDL | |
| dc.subject.other | 網路和IPv6 | |
| dc.title | 實作十六埠樹狀多播封包交換器 | |
| dc.title.alternative | Implementation of a 16-port Tree-based Multicast Packet Switch | |
| 分類: | 2003年 NCS 全國計算機會議 | |
文件中的檔案：
| 檔案 | 描述 | 大小 | 格式 | |
|---|---|---|---|---|
| OT_0502003201.pdf | 230.37 kB | Adobe PDF | 檢視/開啟 |
在 DSpace 系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。