完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.author | 王朝欽 | |
| dc.contributor.author | 吳啟豐 | |
| dc.contributor.author | 黃潤德 | |
| dc.contributor.author | 高家雄 | |
| dc.date.accessioned | 2009-08-23T04:45:20Z | |
| dc.date.accessioned | 2020-05-29T06:12:52Z | - |
| dc.date.available | 2009-08-23T04:45:20Z | |
| dc.date.available | 2020-05-29T06:12:52Z | - |
| dc.date.issued | 2006-10-27T06:50:27Z | |
| dc.date.submitted | 1997-12-22 | |
| dc.identifier.uri | http://dspace.fcu.edu.tw/handle/2377/2710 | - |
| dc.description.abstract | 我們發表一個高速低功率單時脈CMOS動態可程式化邏輯陣列電路．利用在兩個動態反或閘平面間插入靜態反擊閘以消除Racing和縮短突波，因而降低其動態功率．此外，亦有無接地開關，無電荷分散及零位移的優點． | |
| dc.description.sponsorship | 東海大學, 台中市 | |
| dc.format.extent | 6p. | |
| dc.format.extent | 403584 bytes | |
| dc.format.mimetype | application/pdf | |
| dc.language.iso | zh_TW | |
| dc.relation.ispartofseries | 1997 NCS會議 | |
| dc.subject | 低功率 | |
| dc.subject | 高速度 | |
| dc.subject | 可程式化邏輯陣列 | |
| dc.subject.other | 計算機結構 | |
| dc.title | 高速低功率單時脈CMOS動態可程式化邏輯陣列電路 | |
| dc.title.alternative | A Low-power and High-Speed Dynamic PLA Circuit Configuration for Single-Clock CMOS | |
| 分類: | 1997年 NCS 全國計算機會議 | |
文件中的檔案：
| 檔案 | 描述 | 大小 | 格式 | |
|---|---|---|---|---|
| ce07ncs001997000085.pdf | 394.12 kB | Adobe PDF | 檢視/開啟 |
在 DSpace 系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。