| 題名: | 高速低功率單時脈CMOS動態可程式化邏輯陣列電路 |
| 其他題名: | A Low-power and High-Speed Dynamic PLA Circuit Configuration for Single-Clock CMOS |
| 作者: | 王朝欽 吳啟豐 黃潤德 高家雄 |
| 關鍵字: | 低功率 高速度 可程式化邏輯陣列 |
| 期刊名/會議名稱: | 1997 NCS會議 |
| 摘要: | 我們發表一個高速低功率單時脈CMOS動態可程式化邏輯陣列電路．利用在兩個動態反或閘平面間插入靜態反擊閘以消除Racing和縮短突波，因而降低其動態功率．此外，亦有無接地開關，無電荷分散及零位移的優點． |
| 日期: | 2006-10-27T06:50:27Z |
| 分類: | 1997年 NCS 全國計算機會議 |
文件中的檔案：
| 檔案 | 描述 | 大小 | 格式 | |
|---|---|---|---|---|
| ce07ncs001997000085.pdf | 394.12 kB | Adobe PDF | 檢視/開啟 |
在 DSpace 系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。