以FPGA 實現PID 模糊控制晶片之設計

Abstract

本研究旨在以場規劃閘陣列(Field Programmable Gate Array)設計出一個僅需要 用16 個clock cycles 就能推論完畢並輸出之具 有PID 功能的Fuzzy 控制晶片。在當今Fuzzy 應用多數仍以微處理機為主體來實現Fuzzy核 心的推論運算，但受限於微處理機的工作頻率 太慢， 若以工作頻率20Mhz 單晶片為 例，其單一指令週期執行約需0.2us 時 間， 意指當微處理機內用軟體執行4 個指令( 如:NOP、MOVE) 的同時， 以 FPGA 所實現的Fuzzy 硬體電路早已完 成2-input 1-output 之PID 架構的輸出 量化值的推論。此應用對於需要快速 推論分析之〝及時系統(Real Time)〞有 相當的幫助。在本文我們特別提出〝數位平均 值濾波〞與〝可調式取樣脈衝〞的技術及硬體 架構來執行模糊化，此一技術能確保即使是在 複雜的環境下工作，亦能使Fuzzy-PID 高速推 論時避免誤動作發生，使外力雜訊干擾因素所 導致的不正確推論情形降到最低。